老帕開講，Intel執行長Pat Gelsinger分析半導製程狀況並預估發展速度將超越摩爾定律

由Intel共同創辦人Gordon Moore提出的摩爾定律已經預估半導體產業發展近60年，Intel現任執行長Pat Gelsinger在Intel Innovation 2021開幕演說中重申摩爾定律還活得很好！

電晶體密度每2年增加1倍

根據維基百科記載，Gordon Moore於1965年4月19日在《電子學雜誌》（Electronics Magazine）發表的文中提到，半導體晶片上整合的電晶體和電阻數量將每年增加1倍。並在1975年發表於IEEE國際電子元件大會的論文中，根據當時的實際情況將摩爾定律進行為「每2年增加1倍」。

在摩爾定律提出將近50年的歷程後，半導體製程越來越接近物理極限，讓電晶體尺寸難以繼續縮小，因此讓摩爾定律是否能持續預測半導體發展遭到質疑，Pat Gelsinger則在Intel Innovation 2021開幕演說發表了最新的分析。

在開幕演說影片的16分鐘40秒處，Pat先幫大家復習了一下1972到2021年間，Intel製程工藝的發展的軌跡。

影片摘要如下方圖文所示，也建議讀者先閱讀筆者撰寫的《半導體製程怎麼命名比較好？Intel：遵照摩爾定律走就對了》與《Intel發表全新製程節點命名規則，2024年開始2nm節點量產》文，以瞭解背景知識。

▲ Pat Gelsinger在Intel Innovation 2021開幕演說回顧了Intel製程工藝的發產過程，讀者可以在這邊觀看重播。

▲ 1972年時，Intel使用換算等同於10,000nm的10µm製程生產8008處理器。

▲ 1974推出的8080處理器時，已進步至8µm製程。

▲ Pat Gelsinger於1979年加入Intel，當時已推進至2µm製程。

▲ 將時間快轉到2003年，導入應變矽（Strained Silicon）、高介電（High-κ）材料，以及改善金屬閘極材料，讓製程縮小到50nm。

▲ 2011年完成商用實作的FinFET（鰭式場效電晶體）技術，顛覆傳統電晶體的設計方式，導致使用傳統命名方式已經不能適切反映電晶體結構特性，因此將製程命名為22nm節點。

▲ 2014年推出最為經典的14nm節點，彷彿昨日之事。

▲ 2020年的10nm節點Super FinFET技術能夠提升效能表現約20%。

▲2021年最新的Alder Lake處理器，將採用改變命名規則的Intel 7節點。

▲ 未來Intel 20A製程節點將會導入RibbonFET、PowerVia等技術。

新一代革命即將到來

在Intel 2020年的架構日，就曾介紹過RibbonFET、PowerVia這2項會再次顛覆電晶體設計的技術，Pat Gelsinger宣稱這不但會讓Intel在未來10年能夠延續摩爾定律，甚至能帶來2倍於摩爾定律的開發速度。

RibbonFET是環繞式閘極（GAAFET）的實作，能夠讓原本FinFET技術中通道周圍只有3面與閘極接觸的情況，提升為4面都與閘極接觸，可以強化電路控制能力並有效提高時脈，同時降低漏電。

PowerVia則是將傳統電晶體中訊號與電力線路分離，並將電力線路放在由原本穿雜於晶圓內部移動到晶圓背面，也能發揮降低訊號干擾並提高時脈，以及降低漏電的效果。

▲ RibbonFET的通道4面都與閘極接觸，可以強化電路控制能力並有效提高時脈，同時降低漏電。

▲ 在設計過程中，可以增加通道厚度與寬度，提升處理器的運算效能。

▲ 如果考量省電的話，可以在設計時增加通道但縮小尺寸，以降低功耗與漏電。

▲ 在CMOS技術中，配對的NMOS與PMOS是以水平方式排列，較占用晶圓面積。

▲ Intel正在研發以立體方式堆疊的CMOS，能夠進一部減少占用面積。

▲ PowerVia透過將訊號與電力線路分離，發揮降低訊號干擾並提高時脈的效果。

▲Pat Gelsinger宣稱摩爾定律不死（Moore’s law is alive and well.），而且在未來10年內發展速度可能超車摩爾定律當初的預測。

▲更多RibbonFET與PowerVia的介紹，可以參考這支影片的詳細說明。

我們很快就會在11月4日看到採用Intel 7節點製程的Alder Lake處理器的真正效能實力，而預計於Intel 20A節點製程導入的RibbonFET與PowerVia是否會引爆技術革命，就讓我們繼續看下去。