Intel於年度VLSI國際研討會公布Intel 4製程節點的技術細節,相較於Intel 7提升高效能元件庫密度則2倍,並帶來20%效能增益。
2023年才下樓梯
在美國檀香山舉行的年度VLSI國際研討會(超大型積體電路)上,Intel發表了Intel 4製程節點的技術細節,相較於Intel 7製程節點的最主要的突破為能在相同功耗提升20%以上的效能,並提升高效能元件庫(Library Cell)的密度達2倍。這項技術預計將應用於Meteor Lake處理器等開發中產品,並推進先進技術和製程模組。
Intel 4製程節點最大的特色在於縮短FinFET(鰭式場效應電晶體)之鰭片間距、接點間距以及低層金屬間距等關鍵尺寸(Critical Dimension),並同時導入設計技術偕同最佳化,縮小單一元件的尺寸。
另一方面受益於FinFET材料與結構上的改進,單一N型半導體或是P型半導體的鰭片數量可從4片降低至3片,使得Intel 4製程節點能夠大幅增加邏輯元件密度,並縮減路徑延遲和降低功耗。
Intel 7製程節點已導入自對準四重成像技術(Self-Aligned Quad Patterning,SAQP)和主動元件閘極上接點(Contact OverActive Gate,COAG)技術來提升邏輯密度。前者透過1次微影和2次沉積、蝕刻步驟,將晶圓上的微影圖案縮小4倍,且沒有多次微影層疊對準的問題,後者則是將閘極接點直接設在閘極上方,而非傳統設在閘極的一側,進而提升元件密度。
Intel 4製程節點更進一步加入網格布線方案(Gridded Layout Scheme),簡化並規律化電路布線,提升效能同時並改善生產良率。
隨著製程微縮,電晶體上方的金屬導線、接點也隨之縮小,會造導線電阻變大。Intel 4製程節點透過強化銅(Enhanced Cu)金屬配方作為導線、接點的主體,並於外層使用鈷、鉭包覆,取代先前技術使用的鈷以改善整體導電性,並改善會造成電路失效的電子遷移(Electromigration)現象。
Intel也表示除了延續現有方案在最關鍵層使用EUV(極紫外光微影製程),Intel 4製程節點有會在互連層中使用EUV,以大幅度減少光罩數量和製程步驟,降低製程的複雜性,更將導入全球第一款量產型高數值孔徑(High-NA)EUV系統。
雖然說Intel靠著「修改」製程節點的名稱追趕競爭對手,但Intel官方在2020年9月舉行的架構日活動中,就曾詳細解釋命名規則是以電晶體密度為依據,因此改名後能讓其製程節點的技術含量與TSMC(台積電)、Samsung等晶圓廠的名稱更加接近,更多詳細內容可以參考筆者先前的《半導體製程怎麼命名比較好?Intel:遵照摩爾定律走就對了》一文。
從目前已公開的消息來看,代號為Raptor Lake的第13代Core處理器將繼續使用Intel 7製程節點,更新的Intel 4製程節點最快需要到預計於2023年推出代號為Meteor Lake的第14代Core處理器才能看到。
加入電腦王Facebook粉絲團