晶片是如何製造的？科技沙子的一生：從石英砂到晶片的生產流程

Intel在Semiconductor Manufacturing 101說明會解釋從石英砂到晶片的生產流程，就讓我們一起來瞭解晶片是如何製造的。

前端流程：晶圓製作

晶片最主要的成份是石英，它是地殼中含量第二高的礦石，價格相當低廉。但是經過繁複的加工程序之後，就可以製成價值不斐的各種晶片。前Intel董事長Andy Bryant曾說過「我們使用的原料是砂子，其於的都是人為添加的價值」(The ingredient we start with is sand. Everything else is value added by people.）。

• 延伸閱讀：Intel展示玻璃材質基板之半導體封裝，改善晶片機械特性與訊號傳輸

晶片生產流程可以分為前端的晶圓製作，以及後端的晶片封測。在前端流程中，會先從石英砂中提煉多晶矽並製成晶棒，然後再經過多道加工程序，製作出整片晶圓。

以下以圖文方式進行簡化的概念說明，可能會與實際加工流程有些許出入。

▲ 晶片生產的開端為數10億立方公里的石英砂（Quartz Sand），將其提煉為多晶矽錠塊，熔解之後製作為晶體結構排列整齊的單晶矽晶棒（Ingot）。

▲ 晶棒切割、拋光之後就成為尚未加工的晶圓（Wafer）。晶圓的尺寸約為直徑12吋（30公分）。

▲ 晶圓加工的方式為在晶圓塗上光阻劑（Photoresist），接著透過微影機進行微影（Exposure，也稱為黃光），並搭配光罩將設計圖案的「照射」當晶圓表面。

▲ 接下來為顯影（Development），以正光阻劑為例，被微影機照射到的晶圓部分會被顯影劑溶解（負光阻劑則圍沒被照射的部分溶解）。接著就是摻雜（Doping）以讓才料得到半導體的特性，並去除光阻劑。

▲ 接著會進入尺度為30~100奈米的蝕刻（Etching），以化學藥劑方式刻除不需要的部分，以將光罩的圖案留在晶圓上。附帶一提，人類頭髮的粗細大約為50000奈米。

▲ 完成後還會進行電鍍、拋光等加工流程，並連接電晶體與垂直金屬層。

▲ 圖中的「金屬塊」為多晶矽錠塊。

▲ 在Intel博物館也展示了多晶矽錠塊。

▲ Intel博物館展示的12吋晶棒。

▲ 拋光後的晶圓就像一面鏡子，可以映照出拍照的那位蠢蛋。

▲ 右方為完成加工的12吋晶圓，可以看出每個「方格」都是1組處理器的裸晶（Die）。左方則是代號為Granite Rapids的第6代Xeon可擴充處理器。

後端流程：晶片封裝

在晶圓加工完成後，接下來就是切割，並進行合稱封測的封裝與測試流程。

▲ 封測可以再細分為裸晶分類、封裝、測試等階段。

▲ 首先會將晶圓切割成裸晶（Die），然後進行測試分類（Sort），測試該裸晶運作狀態，以及能夠穩定運作的時脈範圍（簡單說就是體質測驗），並打裝成膠捲狀的包裝（Reel）。

▲ 接下來會將裸晶貼合到基板（Substrate），然後填充樹脂絕緣並防止水氣滲入。翻面後貼上稍後焊接貼合所需的錫球（以BGA封裝為例）。

▲ 為了加強晶片的機械結構特性，會視情況裝上補强板（Stiffener）。

▲ 在散熱部分，則會加入DLA（Direct Lid Attach）或IHS（Integrated Heat Spreader）等型式的「鐵蓋」，將裸晶上的熱更均勻傳導至外部排除。

▲ 完程封裝的晶片會進行測試，驗證是否可以正常運作。

▲ 通過測試的晶片就會透過雷射刻印型號與附加資料，並以自動化方式檢查外觀，然後打包出貨。

▲ 圖片左邊為「膠捲」的裸晶，中央為基板，右邊則為封裝完成的晶片。

▲ 左邊是尚未貼合「鐵蓋」的處理器，可以看到2組裸晶，右方為安裝IHS後的樣子。

▲ Intel目前在全球有4座晶圓廠（藍色標示，德國為規劃中），4座封測廠（橘色標示，波蘭為規劃中），2座先進封測廠（綠色標示）。

▲ 舉例來說，生產流程之一為在日本取得晶棒並切割成未加工晶圓，之後送到愛爾蘭、美國的晶圓廠加工，最後送到馬來西亞進行封測。

先進封裝：高科技膠水

Intel也在活動中介紹了多種先進封裝技術，EMIB（Embedded Multi-die Interconnect）採用2.5D嵌入式橋接解決方案，能將多個裸晶或模塊（Tile）在平面上「左右擺放」並相互連接，然後封裝為單一晶片。代號為Sapphire Rapids的第4代Xeon可擴充處理器即採用這項技術整合4個高頻寬記憶體（HBM，High Bandwidth Memory）模塊。

Foveros則是3D堆疊解決方案，能將多個裸晶或模塊先堆疊到基底裸晶（Base Die），由基底裸晶提供互連，或是以立體方式「上下堆疊」，然後封裝為單一晶片。例如代號為Meteor Lake的1系列Core Ultra處理器就透過這項技術封裝多種不同製程節點的模塊，並提供5~125W的TDP（Thermal Design Power，熱設計功耗）範圍。

Co-EMIB為結合EMIB與Foveros的先進封裝技術，不但以水平方式連接多個模塊，也能以上下堆疊方式連接模塊。代號為Ponte Vecchio的GPU Max系列繪圖處理器就透過Co-EMIB在3D空間都進行互連，總共整合5種不同製程節點47個模塊，整顆晶片總共有超過1000億個電晶體，是Intel有史以來最複雜的封裝技術。

▲ 圖中上方為Foveros封裝，中央為EMIB，下方為Co-EMIB封裝。

▲圖片上半部為Foveros封裝的顯微放大圖，下方則為Co-EMIB封裝。

▲EMIB的說明影片，裸晶之間透過EMIB橋樑互連、傳輸資料。

▲Foveros的說明影片，它與EMIB最大的不同在於可以在垂直方向堆疊晶片。

▲Co-EMIB的說明影片，可以看到在同一晶片上使用EMIB與Foveros等先進封裝技術。

隨著半導體製程的微縮快要碰到物理的極限，因此先進封裝技術會扮演越來越重要的角色，持續推動半導體產業的發展，並帶來效能更強悍、功能更複雜的晶片。