Intel發表全新製程節點命名規則，2024年開始2nm節點量產

Intel在Accelerated加速日活動中，發表了全新製程節點命名規則，能夠避免與其他晶圓廠的產品比較時需要轉換的困擾，讓製程節點名稱更加明確。

10nm+++直接「升級」7nm節點

先前筆者在《半導體製程怎麼命名比較好？Intel：遵照摩爾定律走就對了》一文中，提到Intel過去在為電晶體製程節點命名時，主要依據為與自家過去電晶體密度相比，但這種命名方式已經與業界現況脫節，導致在命名上吃悶虧的情況發生。

舉例來說，在與競爭廠商接近技術水準的製程下，Intel的命名為10nm節點，而競爭廠商卻採用7 nm節點的名稱，讓合作夥伴與消費者在採購時容易產生混淆。

在這次的活動中，Intel宣佈將更改未來電晶體製程節點的命名方式，但不會溯及既往。先前稱為10nm Enhanced SuperFin或10nm+++的未上市產品，將改採「Intel 7」的名稱，透過提升應力、較低電阻材料、新穎高密度曝光技術、簡化結構，以及使用更多金屬層等方式，達到佈線與FinFET最佳化，讓電力效率能較先前的10nm SuperFin提升約10％〜15％，並將應用於計劃在2021年底推出的Alder Lake處理器，以及2022年首季量產的Sapphire Rapids資料中心處理器。

下個世代的製程節點為先前稱為Intel 7nm的「Intel 4」，將全面導入極紫外光（EUV）微影技術可以帶來較Intel 7高出20％的電力效率，預計將於2022下半年量產，並隨2023年的Meteor Lake和Granite Rapids處理器出貨。

「Intel 3」則較Intel 4提高18％電力效率，並達成更高的電晶體效能改進，實作密度更高、效能更高的元件庫、提升本徵驅動電流、降低貫孔電阻的最佳化互連金屬層，預計於2023下半年開始生產製造。

在這之後的「Intel 20A」則改採埃米（1nm = 10Å）進行命名，並導入我們先前介紹過的RibbonFET（Nanoribbon），以及業界首次實作的背部供電PowerVia技術，能夠降低漏電問題，並提升晶片內的訊號強度，發揮提升效能、電力效率的功效，預計將於2024年逐步量產。

▲ Intel過去因為製程節點的命名方式與業界不盡相同，讓人誤會技術落後，吃了不少悶虧，所以將在下世代產品改變命名方式。

▲ 總結而言，Intel之後各世代的製程節點名稱為Intel 7、Intel 4、Intel 3、Intel 20A。

▲ Intel 7相較於10nm SuperFin提升約10％〜15％電力效率。

▲ 2021年底推出的Alder Lake處理器就是首代Intel 7產品。

▲ 2023年的Meteor Lake和Granite Rapids處理器將採用Intel 4製程節點。

▲ Intel 3製程節點將比Intel 4提高約18％電力效率。

▲ Intel 20A製程節點則會導入RibbonFET、PowerVia等技術。

▲ RibbonFET結構讓閘極的4面都能接觸源極，能夠強化電氣特性，有助於縮小電晶體尺寸。

▲ PowerVia則是將供電線路移到晶片背部，能夠降低漏電，並提升晶片內部訊號強度。

封裝技術也有所提升

Intel也將持續精進Foveros封裝，推出Foveros Omni技術，支援晶片與晶片連結與模組化設計，提供不受限的靈活高效能3D堆疊能力，允許混合多個頂層晶片塊與多個基底晶片塊，以及橫跨多種晶圓廠節點的分拆晶片（Die Disaggregation）設計，預計將於2023年量產。

Foveros Direct技術則為直接銅對銅接合技術，可以降低互連電阻，打破晶圓製造終點與封裝起點的界線，能夠達成低於10微米的凸點間距，進而提升3D堆疊的互連密度，同樣預計於2023年問世。

此外，Intel也在活動中再次提及IDM 2.0策略方針，以及強調Intel能夠整合硬體、軟體供應，並具有大量生產能力等優勢，企圖鞏固半導體一哥的地位。

▲ Foveros是Intel推出的3D堆疊解決方案，Meteor Lake處理器將會是採用Foveros的第二世代產品。

▲ Foveros Omni技術能帶來更具彈行的封裝能力。

▲ Foveros Direct技術能夠將不同晶粒直接以銅對銅方式接合，改善訊號傳輸並提升封裝密度。

▲ IDM 2.0策略包含製程與封裝、晶片與平台、軟體等多個層面。

Intel表示目前他們正與半導體工具機廠商ASML緊密合作，研發下一世代的高數值孔徑EUV，並有望獲得業界首套量產工具，並在Intel 20A問市之後，持續改良RibbonFET技術，計劃於2025推出Intel 18A製程節點。