AMD Zen5 架構的新一代Ryzen即將到來，全面包括桌機版、行動端，性能更值得期待。Zen5 架構將會是一次全新的設計，先前根據爆料高手「Kepler_L2」的最新說法，SPEC 基準測試中，Zen5 架構相比於 Zen4 的單核心性能提升可超過 40％。
當然，這個性能的提升應該是製程、架構、頻率三方面綜合的結果，之前有說法稱，AMD Zen5 架構的單核理論性能相比 Zen4 可提升超過 40％，相當不可思議，而根據Moore's Law Is Dead的最新說法，其中的秘密應該來自 AVX-512 指令集。
AVX-512 指令集是什麼？
Intel 進階向量擴充指令集 512（Intel AVX-512）原本屬於 Intel Xeon 可擴充處理器的 Intel Accelerator Engines 系列，所以重負荷的向量型處理時，Intel AVX-512 會提供內建加速器給相關的高耗能工作負載。簡單來講，好處就是可以提升處理器的性能。
AVX-512 指令集原本是 Intel 的獨門秘籍，AMD Zen4 架構開始支援，包括消費級的 Ryzen、資料中心級的 EPYC，而尷尬的是，Intel到第 13 代 Raptor Lake 處理器，已經完全停止支援 AVX-512 指令。反而是對手 AMD 為 Ryzen 7000 CPU 系列推出全新 Zen 4 核心架構，完全支援 AVX-512 指令，讓 AMD Ryzen 處理器大熱銷 。
當時在Ryzen 7000 CPU 發表會上，AMD 介紹了 Ryzen 7000 在支援 AVX512 之後在 AI 及 HPC 上的性能提升，其中 FP32 性能提升 30% 以上，Int8 性能則可以提升 150%，效果還是很明顯的。
Zen4 架構的 AVX-512 指令集是透過兩個 256 位 FPU 浮點單元來組合執行的，可以更靈活一些，功耗也更低，但性能達不到極致。
Zen5 架構將會引入 512 位 FPU 單元，可以直接執行 AVX-512，性能更強，也可高效執行 VNNI 等指令，更有利於提升 AI 表現。
為此，Zen5 架構也會在其他方面升級配合，方便餵給 FPU 單元足夠的資料和指令。
比如增大一級快取 DTLB，一級資料快取容量從 32KB 增大到 48KB，比如載入儲存佇列加寬，比如 FPU MADD 延遲縮短一個時脈頻率，等等。
此外，Zen5 架構的整數執行流水線也會從 8 條增加到 10 條。
不過，二級快取容量保持不變，每核心還是 1MB。
- 延伸閱讀：AMD 推出 RDNA3+ GPU 架構，與 Zen5 完美配合：全新 AI 技術的未來展望
- 延伸閱讀：AMD 新一代 Kraken Point APU 曝光，4 核 Zen5 + 4 核 Zen5c
- 延伸閱讀：AMD Zen5、Zen6 架構細節曝光：原生 32 核心，直奔 2nm 製程
加入電腦王Facebook粉絲團